조합 논리 회로와 플립플롭

 

반가산기

1비트 2진수 2개를 덧셈한 합과 자리 올림수를 구하는 논리회로로 1개의 XOR, AND로 구성된다.

반가산기 회로도

반가산기 진리표

 

전가산기

뒷자리에서 올라온 자리올림수를 포함하여 1비트짜리 2진수 3자리를 더하여 합과 자리올림수를 구한다.

2개의 반가산기와 1개의 or게이트로 구성된다.

전가산기 회로도

전가산기 진리표

 

디코더

n개의 입력 회선이 있을때, 2^n개의 출력선 중 하나로 출력하는 회로로, and게이트로 구성된다.

디코더 진리표와 회로도

인코더

디코더와 반대로 2^n개의 입력이 있을때 n개의 출력선중 하나로 출력하며, or 게이트로 구성된다.

 

 

멀티플렉서

2^n개의 입력 신호 중에서 n개의 선택선 중에서 하나의 입력 신호를 선택하여 단일 출력선으로 전송한다.

 

디멀티플렉서

하나의 입력선으로 입력 신호 n개의 선에 의해 2^n 출력선 중 하나를 선택하여 출력한다.

 

 

 

 

 

플립플롭

RS 플립플롭

가장 기본적인 플립플롭으로 S와 R이라는 2개의 입력선으로 조정한다.

비트 값을 그대로 유지하거나 0또는 1의 값을 기억시키는데 사용한다.

rs플립플롭 진리표

 

 

JK 플립플롭

RS 플립플롭에서 11 일때 동작 안되는 단점을 보완한 플립플롭이다.

RS와 달리 11일때 상태를 반전시킨다.

jk플립플롭 진리표

 

 

T 플립플롭

jk 플립플롭의 두 입력선 jk를 묶어서 한개의 입력선 T로 구성한 플립플롭이다.

현상태 유지, 보수 상태의 2가지 상태로만 전환 가능하다.

 

 

D 플립플롭